集微网报道，自戈登摩尔提出芯片集成的晶体管每18个月最小尺度线宽缩小至0.7倍，面积缩小至0.49倍以来，50多年间这一著名的摩尔定律，一直指引着工艺、封测、设计方法学和EDA工具等相关技术保持着快速发展并不断的“自我实现”。集成电路从年到年的发展史，同时也看到摩尔定律和集成电路相互“竞速飞奔”的55年。

然而，任何事物的发展都是曲折前进的，进入7nm节点之后，新制程的研发成本呈指数级增长，晶体管体积越来越小遭受种种物理极限的制约，工艺提升越来越困难，摩尔定律俨然进入“深水区”，该如何寻求破解之道？

变革之路

在经过50多年的洗礼之后，半导体业界在全产业链的进阶远胜于昨，自然也在群策群力，衍生出了推进摩尔定律前进的多种路径，如晶体管结构由平面型向3D演进，2.5D和3D等先进制造和封装技术，异构集成突破和软硬结合等，从中亦可看出这依然需要仰仗EDA、制造、封装的全产业链“协作”。

正所谓万变不离其宗，总结起来，以上方式都是朝着更高计算密度、更大的存储密度和更紧的连接密度三个维度持续推进，最终都是为了实现“单位面积芯片在每瓦每单位成本的基础上实现更高计算能力”这一终极目标。

而“单位面积芯片在每瓦每单位成本的基础上实现更高计算能力”的最佳代表，非挖矿芯片莫属。而正是借助于挖矿芯片而风生水起的全定制方法学，是否也能“以正合，以奇胜”？

深圳比特微电子科技有限公司董事长兼总经理杨作兴笃定提到，突破摩尔定律的极限本质是芯片性能的改善，这主要从两个方面进行，一是工艺上的改进，二是设计方法学上的演进。但从工艺上看，按照目前的进度至少还可以走5-10年，走到1nm之际可能难以维系了。但全定制方法学则将两者共同作用，实现1+1﹥2的效果，将推动摩尔定律持续演进。

问题来了，全定制方法学会产生这样的奇效吗？

步步为营

毕竟，全定制方法与传统的设计方法背道而驰。

传统芯片设计流程即用高级语言写一个代码，综合成一个门级网表，再产生时钟，再布线形成GDS（版图文件)。众所周知，当前无论是设计还是代工，在芯片设计上基本都是依赖EDA工具进行电路设计与仿真、自动布局布线、网表文件自动生成等等。

看样子像是“逆潮流”而动的全定制方法，能成为推进摩尔定律向前的历史选择吗？或许从它的“演进”历程来看或可一窥究竟。

从时间点来看，全定制方法学虽然发端于偶然，却在矿机芯片大放异彩之后成为必然，在形成体系的道路上正步步为营。

从年起，因工作单位项目开发需要，杨作兴开始

转载请注明:http://www.aideyishus.com/lkjg/4773.html